9月9日至11日，第二十七届中国国际光电博览会在深圳举行。随着AI算力集群规模的指数级扩张，传统的半导体互连方式面临功耗与物理尺寸极限，面向下一代AI智算中心的光互连技术正跨越商业化落地的鸿沟。
展会期间，光互连赛道独角兽企业光联芯科全球首发了“至微”系列ZW1000硅光无掩膜可编程光刻机。这是中国企业首次在全球范围内将硅光微环芯片的良率从10%提升至99%。
光联芯科联合创始人兼CEO陈超在现场接受了专访。他表示，光互连在带宽密度与功耗上的理论优势十多年前就已被业界公认，但整个行业过去普遍卡在制造公差导致晶圆良率极低的问题上。陈超认为，通过光互连加上国内的算力芯片组成集群，可以实现换道领跑。随着微环量产良率的突破性跃升，光互连走向千万级工业量产的成本与技术障碍正在被逐步扫除。
AI大模型时代的算力风暴对数据中心内部的数据搬运提出了极高要求。在顶尖的AI集群里，成千上万颗GPU一起训练时，海量数据传输造成的能耗占比越来越高。以微环调制器（MRM）为代表的硅光芯片凭借高集成密度、大带宽与超低功耗，成为突破智算互连“算力墙”与“功耗墙”的核心方向，也是下一代CPO（共封装光学）与OIO的理想解法。
然而，微环技术面临的最大挑战在于其对纳米级制造工艺公差极度敏感。在传统的晶圆代工模式下，微小的工艺波动会导致微环芯片的谐振峰偏离标准波长通道网格，使得光芯片在流片后出货受制于“被动筛选”，良率往往不到10%。海外厂商高度依赖向晶圆代工厂提出逼近物理极限的纳米级制造公差要求，这直接拉低了量产良率。一颗合格光互连模组所分摊的制造成本，往往达到单颗高端GPU裸芯片成本的相当比重，在商业上难以接受。
发表回复
要发表评论，您必须先登录。