10月13日，华为在上海练秋湖举办了2026麒麟媒体沟通会。会上首次公开了麒麟9050 Pro芯片的详细架构图。这款芯片是首款成功量产的“逻辑折叠”芯片，搭载于Mate XT 2三折叠手机、Mate 90 Pro Max及RS非凡大师版等旗舰机型中。“逻辑折叠”技术通过垂直3D堆叠设计，在不依赖先进制程线宽微缩的情况下，将晶体管密度提升55%，为手机端AI应用提供了新的算力底座。
传统芯片设计是在二维平面上排列晶体管，随着制程不断微缩，晶体管尺寸逼近物理极限。华为选择了一条不同的路径：把原本“摊平”的芯片“折起来”，采用垂直3D堆叠设计。麒麟9050 Pro内部有两颗Die上下排列，一颗负责计算，一颗负责SRAM缓存，两者之间通过500万个信号传输键合通道互联，跨Die传输带宽高达125TB/s。这种垂直堆叠架构直接提升了晶体管密度55%。在不改变制程线宽的前提下，通过增加芯片的“楼层数”，在同样面积内塞入了更多晶体管。麒麟9050 Pro搭载了新一代灵犀CPU（九核异构设计）、新一代马良GPU（计算单元与缓存规模翻倍，支持硬件级光线追踪）、新一代达芬奇架构NPU，以及新一代麒麟AI ISP。四大自研模块共同构成了这款芯片的核心框架。
徐松余在沟通会上表示，“逻辑折叠”未来仍面临多项挑战，包括3D堆叠芯片的设计验证工具链尚不成熟、不同Die可能采用不同制程工艺需要精细补偿、500万键合通道的互联功耗与信号完整性仍需优化、垂直堆叠带来的散热难题，以及新架构需要建立新的性能评估体系。他表示：“未来属于开放合作，没有一家企业可以独自解答所有答案。”
麒麟9050 Pro的另一项重要突破在于AI能力。根据沟通会现场披露的信息，麒麟9050系列实现了业界首个30B MoE（混合专家）大模型入端，总参数30B、激活参数2B，占用内存不到2.5G。同时还支持7B Dense大模型和1B VLM视觉语言模型，覆盖不同类型的AI应用场景。AI性能方面，麒麟9050 Pro的NPU算力相比前代提升140%，功耗降低66%。这个数据背后的意义在于，端侧AI能力的提升直接决定了手机能否流畅运行大型语言模型和智能体应用。目前市面上主流旗舰机大多停留在7B到14B参数的端侧模型，麒麟9050 Pro将这个数字推到了30B，意味着手机端AI应用的复杂度天花板进一步被抬高。
发表回复
要发表评论，您必须先登录。